adminer 发表于 2025-5-20 11:09:57

《GD32VW553 TSN端点设计 硬件时间戳架构

《GD32VW553 TSN端点设计》
[*]硬件时间戳架构
// Verilog时间戳模块module timestamp (    input clk_125MHz,    output reg [63:0 ns_counter);always @(posedge clk_125MHz) begin    ns_counter <= ns_counter + 8; // 8ns精度endendmodule




页: [1]
查看完整版本: 《GD32VW553 TSN端点设计 硬件时间戳架构