登录/ 注册
 找回密码
 立即注册

QQ登录

只需一步，快速开始
发布主题
返回列表 发新帖

《GD32VW553 TSN端点设计 硬件时间戳架构

0
回复 241
查看 [ 复制链接 ]
adminer

199

主题

32

回帖

725

积分

管理员

积分
725
2025-5-20 11:09:57 显示全部楼层 阅读模式
《GD32VW553 TSN端点设计》
  • 硬件时间戳架构

// Verilog时间戳模块module timestamp (    input clk_125MHz,    output reg [63:0 ns_counter);always @(posedge clk_125MHz) begin    ns_counter <= ns_counter + 8; // 8ns精度endendmodule




收藏
送赞
分享
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 立即注册

本版积分规则